CLIPPEDIMAGE= JP403225873A

PAT-NO: 'JP403225873A

DOCUMENT-IDENTIFIER: JP 03225873 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: October 4, 1991

INVENTOR-INFORMATION:

TANIZAWA, MOTOAKI

ASSIGNEE-INFORMATION:

COUNTRY

MITSUBISHI ELECTRIC CORP

N/A_

APPL-NO: JP02020850

APPL-DATE: January 30, 1990

INT-CL (IPC): H01L029/784; H01L027/00; H01L027/092

US-CL-CURRENT: 257/331

ABSTRACT:

PURPOSE: To get a semiconductor device, which has an element with small occupancy area, by using a tubular region, which surrounds a semiconductor region having three-dimensional expansion, as a channel region.

CONSTITUTION: One source/drain region 2 of a vertical MOS transistor is connected to an electric wiring 6a through a contact hole 7a, and the other

source/ drain region 3 is connected to an electric wiring 6b through a contact

hole 7b. The electric wiring 6a is isolated electrically from a semiconductor

substrate 1a, being made on an insulating film 8. The vertical MOS transistor

is surrounded by an insulating film 9 thereby being

10/20/2002, EAST Version: 1.03.0002

isolated electrically from
the adjacent element, and besides it is covered with a
protective film 10.
When positive voltage than the potential of an active
region 1b is applied to a
gate electrode 5a, charge is induced at the surface of
the active region 1b
opposed to the gate electrode 5a, and a channel region is
made, and the four
outsides become channel regions. Hereby, even if the
occupancy area of the
semiconductor region is small, long channel width can be
gotten.

COPYRIGHT: (C) 1991, JPO&Japio

19日本国特許庁(JP)

10 特許出願公開

⑫ 公 開 特 許 公 報 (A) 平3-225873

®Int. Cl. 5

識別記号

厅内整理番号

❸公開 平成3年(1991)10月4日

H 01 L 29/784 27/00 27/092

301

7514-5F

7210-5F 7735-5F

27/08

3 2 1 3 2 1

審査請求 未請求 請求項の数 1 (全8頁)

会発明の名称 半導体装置

> 创特 願 平2-20850

願 平2(1990)1月30日 22出

エス・アイ研究所内

の出 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

倒代 理 弁理十 深見 久郎 外2名

- 1. 発明の名称
 - 半導体装置
- 2. 特許請求の範囲

主面を有する半導体基板と、

前記半導体基板の前記主面上に形成された絶縁 膜と、

前記絶録膜上に形成され、ソース/ドレイン領 域としての第1の半導体領域と、

前記第1の半導体領域上に形成され、チャンネ ル領域としての第2の半導体領域と、

前記第2の半導体領域上に形成され、前記第1 の半導体領域と対をなすソース/ドレイン領域と しての第3の半導体領域と、

前記第2の半導体領域の周囲に形成されたゲー ト絶縁膜と、

前記ゲート絶縁膜の周囲に形成され、前記半導 体基板の前記主面に対して垂直に延びるゲート電 極としての導電膜とを備えた、半導体装置。

3. 発明の詳細な説明

[産業上の利用分野]

この発明は半導体装置に関し、特に、半導体益 板の表面に対して垂直方向にチャンネル領域が形 成されるように筒状のゲート電極を有する半導体 装置に関する。

[従来の技術]

第7図は従来のMOS (Metal Oxid Semiconductor) トランジスタ の概略構造を示す模式図である。第7図において、 シリコン基板1の表面には間隔を隔てて、電気信 号の供給顧および排出口となるソース/ドレイン 2. 3が形成されている。ソース/ドレイン2. 3間のシリコン基板1の表面は電気信号が伝搬さ れるチャンネル領域6を構成する。チャンネル領 域となるシリコン基板1表面上には、ゲート酸化 腹4が形成され、ゲート酸化膜4上には、上記チ ャンネル6の電気信号の伝搬を制御するゲート電 極りが形成されている。

次に、第7図に示す従来のMOSトランジスタ の動作について説明する。第7図において、シリ コン基板1の導電型はP型であり、ソース/ドレイン2、3の導電型はN型であるとする。半導体基板1の電位を基準として、それよりも正の電化をゲート電極5に印加すると、ソース/ドレイン そって 3の基板表面に負電の状態でソース/ショ間に電位差を与えると、ドレインネルが流れる。この電流は、基板表面に平行でWとてが流れる。チャンネルの長さをし、幅をW/しに比例する。したがってない場合れる。と、大きな地域である。と、大きな地域である。と、大きな地域である。とになる。

[発明が解決しようとする課題]

従来のMOSトランジスタは以上のように構成されているので、複数のMOSトランジスタにより構成される回路のうち、駆動能力を必要とするところでは、大きな電流を得るためにチャンネル幅を拡げる必要があった。このため、素子の占有面積が大きくなり、チップが大型化するという問題点があった。

て用いることができるので、半導体領域の占有面 積がたとえ小さくとも、長いチャンネル幅を有す ることができる。

[発明の実施例]

第1図はこの発明の一実施例の半導体装置の断 面図であり、第2図はその平面図である。次に、 第1図および第2図を参照して、この発明の一実 施例の半導体装置の構造について説明する。

半球体基板1 a 上には、トランジスタの能動領域(チャンネル形成域)1 b が設けられる。能動領域1 b の上および下には、配型の半導体なりには、配型の半導体なるに、のはなりにはいる。のは、一下の関係がある。が一下の関係がある。が一下の関係がある。ができるが、での関口の形式を表している。ができるが、第3 A 図に示す

それゆえに、この発明は上述のような問題点を 解消するためになされたもので、占有面積の小さ い業子を有する半導体装置を提供することを目的 とする。

[課題を解決するための手段]

この発明の半導体装置では、主面を有する半導体基板上に絶縁膜が形成され、接絶縁膜上にはソース/ドレイン領域としての第1の半導体領域が形成され、第1の半導体領域上にはチャンネル領域としての第2の半導体領域が形成され、第2の半導体領域と同じての第3の半導体領域が形成される。そして、チャンネル領域としての第2の半導体領域の周囲にはゲート絶縁膜が形成され、ゲート絶縁膜の周囲には半導体基板の主面に対して垂直に延びる筒状のゲート電極としての導環が形成される。

[作用]

この発明では、三次元的拡がりを有する半導体 領域を取り囲む筒状の領域をチャンネル領域とし

縦型MOSトランジスタの一方のソース/ドレイン領域2は、コンタクトホール7aを介して、AL等の導電体からなる電気配線6aに接続され、他方のソース/ドレイン領域3はコンタクトホール7bを介して電気配線6bに接続される。電気配線6aはSiO2等からなる絶縁膜8上に形成

され、半導体基板1aから電気的に分離されてい ・ る。緘型MOSトランジスタはSiO。等からな る絶縁膜9で囲まれていて隣接する素子から電気 的に分離されている。縦型MOSトランジスタは PSG (Phospho-Silicate G lass) 等からなる保護膜 10で覆われている。 次に、第1図および第2図に示す縦型MOSト ランジスタの各部分のおおよその寸法について説 明する。

半導体基板1aの厚さは数100μmである。 能動領域1bの縦方向の長さしはチャンネル县で あり、0. 5μm~1. 5μmである。また、能 動領域 l b の周囲の長さwは下記式で与えられる。 頭に説明するための断面図である。次に、第4A $W = 2 \times (Wa + Wb)$

. ここで、Wa, Wbはそれぞれ基板の主面に平 行な面上にある能動領域1bの直交する2辺の長 さこである。ニ

Wはチャンネル幅に相当し、ソース/ドレイン 領域2. 3の周囲の長さにほぼ等しく、1μm~ 数100 μmである。ソース/ドレイン領域2.

なお、半導体基板1 aをRIE (Reacti ve lon Etching) などのエッチン グ法により、選択的にエッチングして凹部を形成 し、該凹部に縦型MOSトランジスタを形成して もよい。この場合には、上述の絶縁膜8および電 気配線層6aは該凹部内に形成される。

次に、第4B図を参照して、電気配線層6a上 ECVD (Chemical Vapour D eposition) 法を用いて、SiO₂から なる絶録膜91が形成される。次に、絶縁膜91 の所定の領域はエッチングされ、コンタクトホー ル7aが形成される。次に、絶縁膜91の全面上 にCVD法を用いて、ソース/ドレインとなる半 導体薄膜21が形成される。半導体薄膜21は、 たとえば多結晶シリコン膜である。これに代えて、 単結晶シリコンをエピタキシャル成長させて、単 粧品シリコンからなる半導体薄膜21を得てもよ い。次に、そのうちの不要部分がエッチングによ り除去され、次に残余の半導体薄膜22にはイオ ン注人法を用いて、不純物イオンが注入される。

3の縦方向の長さは0.5~1μmである。ゲー ト絶 膜4の厚さは100~200人であり、ゲ - ト電極5aの厚さは4000~5000Aであ

また、ゲート配線5bの幅は0. 5~1μmで ある。電気配線6a,6bの厚さおよび幅はとも $c0.5\sim1\mu m$ である。コンタクトホール7a7 b の大きさは、0. 5~1 μ m 四方である。絶 緑膜8の厚さは0. 5~1 μmである。 絶縁膜 9 および保護膜10の厚さは2μm~数μmである。

第4A図ないし第4日図は第1図および第2図 に示す縦型MOSトランジスタの製造方法を工程 図ないし第4H図を参照して、模型MOSトラン ジスタの製造方法について説明する。

第4 A 図を参照して、シリコン等の半導体基板 -1 a の主面が無酸化される。これにより、半選仏 基板1a上に絶縁膜8が形成される。次に、スパ ッタリング法により、A.Qが絶縁膜8上に付着さ れて、電気配線層6aが形成される。

これにより、たとえばN型のソース/ドレイン領 域?が得られる。

次に、第4C図を参照して、CVD法を用いて、 試料の全面にSiO2からなる厚膜の絶繰膜gが 形成される。次に、絶縁膜9の所定領域がトレン チ状にエッチングされ、凹部92が形成される。 これ以降の工程を示す第4D図ないし第4H図に は、説明を簡単にするために凹部92内の状態の みが示されている。

次に、第4D図を参照して、は料の全面にCV D法を用いて、多結晶シリコン膜が形成される。 これにより、凹部92の内部および絶縁膜9上に 多結晶シリコン膜51が形成される。

次に、第4E図を参照して、凹部92の側壁部 以外の多結晶シリコン膜51が除去され、ゲート 電極5aおよび第2図に示すゲート配線5bが形 成される。次に、試料の全面にCVD法を用いて、 Si0。からなる膜厚の薄い絶縁膜41が形成さ

次に、第4下図を参照して、絶 膜41はパタ

ーニングされて、ゲート絶縁膜4が得られる。次に、CVD法を用いて、凹部92内に半導体膜11が形成される。半導体膜11は多結晶シリコン膜あるいは単結晶シリコン膜からなる。次に、半導体膜11にイオン注入法により不純物イオンが注入される。これにより、たとえばP型の能動領域1bが得られる。

次に、第4G図を参照して、試料の全面にCVD法を用いて、ドイレン/ソースとなる半導体薄膜31が形成される。第4B図において説明したのと同様に、半導体薄膜31の不要部分がエッチング除去され、次に、残余の半導体薄膜にはイオン注入が行なわれる。これにより、たとえばN型のソース/ドレイン領域3が得られる。

次に、第4日図を参照して、試料の全面にCVD法を用いて、SIO2からなる絶縁膜93が形成され、続いて、エッチングにより絶縁膜93にコンタクトホール7bが形成される。次に、スパッタリング法を用いて、Alが試料の全面に付着され、これにより、電気配線6bが形成される。

合に比べて約1/2となる。

第5図は縦型MOSトランジスタからなるCMOS (Complementary MOS)構造の断面図であり、第6図はその平面図である。

第5図および第6図を参照して、能動領域1b がたとえばNチャンネルMOSトランジスタを構 成するチャンネル領域であり、それを取り囲む能 動領域1cは能動領域1bとは異なる導電型であ るたとえばPチャネルMOSトランジスタを構成 するチャンネル領域である。能動領域1cの上部 および下部には、ソース/ドレイン領域2bおよ び3bがそれぞれ接続される。ソース/ドレイン 領域3bはコンタクトホール7cを介して電気配 線層6cに接続され、ソース/ドレイン領域2b はコンタクトホール7d.7eを介して電気配線 階6aに接続される。能動領域1bと能動領域1 c との間には、ゲート絶録膜4a,4bを介して ゲート電極5aが設けられる。このゲート電極5 aはNチャネルMOSトランジスタ, Pチャンネ ルMOSトランジスタで共通のゲート電極である。 電気配 6 b上にはCVD法を用いて、PSGからなる保護膜10が形成される。このようにして、 縦型MOSトランジスタが得られる。

次に、第1図および第2図に示す縦型MOSトランジスタの占有面積を従来例と比較して説明する。

一例として、チャンネル長が1μm, チャンネル幅が100μmの案子の場合について考える。 従来構造のMOSトランジスタでは、能動領域の 面積は案子1個につき、

1 μ m × 1 0·0 μ m = 1 0 0 μ m² となる。

一方、縦型MOSトランジスタでは、能動領域 の形状を1μm×49μmの長方形とすると、能 動領域の面積は、

 $1 \mu m \times 4 9 \mu m = 4 9 \mu m^2$

となる。このとき、能動領域の周囲長は-1-0-0-μmであり、チャンネル幅は従来構造の場合と同じ 長さである。このように、チャンネル幅は従来例 と同じであるが、能動領域の面積は従来構造の場

第6図において、ゲート電極5 a で規定される N チャンネルM O S トランジスタの幅 S a は数 μ m ~ 数 1 0 μ m である。ゲート絶録膜 4 b の幅 L a は 1 0 0 ~ 2 0 0 Åであり、ソース/ドレイン領域3 b の幅 L b は 0 . 1 μ m であるので、メース/ ドレインの機 S b は S a に 比 ペ て 0 . 1 μ m 程度 しか 差がない。したがって、第 5 とによって、緩型 M O S トランジスタの幅 S b は S a に 比 常 5 な とによって、緩型 M O S トランジスタは 素子を形成することが可能となる。

一方、従来例の場合では、素子が複数個になると、占有面積はその個数分だけ増えることは明らかである。このように、級型MOS構造を適用すれば、素子の占有面積を小さくすることができ、 集積度の高い半導体装置を得ることができる。

なお、上述の実施例では、ソースおよびドレインの 造が、いわゆるシングルドレイン構造の場合について示したが、ソース/ドレインとチャン

特開平3-225873(5)

ネルとの間に、ソース/ドレインと同じ導電型で それよりも不純物濃度の低い半導体領域を挟み込 んだ、いわゆるLDD(Lightiy Dop ped Drain) 造の場合でもよい。

[発明の効果]

以上のように、この発明によれば、三次元的拡
かりを有する半導体領域を取り囲む筒状の領域を
チャンネル領域として用いるようにしたので、半
導体領域の占有面積がたとえ小さくても、実効的
なチャンネル幅を十分に確保することができ、素
子形成領域の縮小化を図ることができる。したが
って、高い集積度の半導体装置を提供することが
できようになる。


4. 図面の簡単な説明


第1図はこの発明の一実施例の半導体装置の断面図である。第2図はその平面図である。第3A図は第1図に示すゲート電極の斜視図であり、第3B図はその変形例を示す斜視図である。第4A図ないし第4H図は第1図および第2図に示す縦型MOSトランジスタの製造方法を工程順に説明

するための断面図である。第5図はこの発明の一 実施例が適用された緩型MOSトランジスタから なるCMOS構造の断面図である。第6図はその 平面図である。第7図は従来のMOSトランジス タの概略構造を示す模式図である。

図において、1 a は半導体基板、1 b は能動領域、2 および3 はソース/ドレイン領域、4 はゲート絶縁膜、5 a はゲート概極、6 a, 6 b は電気配線、7 a, 7 b はコンタクトホール、8 および9 は絶縁膜、10 は保護膜を示す。


特許出願人 三菱電機株式会社 代理人 弁理士 深見久 郎 (ほか2名)







第44回


第 4C 図








第5团






手 統 補 正 書(自発)

平成3年4月25日

第7図



1:シリコン基板 2,3:ソース/ドレイン 4:ゲート酸化膜 5:ゲート電極 6:チャン礼・検域 特許庁長官殿

1. 事件の表示

平成2年特許願第20850号

2. 発明の名称

半導体装置

3. 補正をする者

事件との関係 特許出顧人

住 所 東京都千代田区丸の内二丁目 2 番 3 号

名 称 (601) 三菱電機株式会社

代表者 志 敏 守 哉

4. 代 理 人

住 所 大阪市北区南森町2丁目1番29号 住友銀行南森町ビル

電話 大阪 (06) 361-2021 (代)

氏名 弁理士(6474) 深見久郎

特許庁 3. 4.30 出 朝 朝 5. 補正の対象

明細 の発明の詳細な説明の個

- 6. 補正の内容
- (1) 明細書第3頁第2行ないし第3行の 「半導体基板…正の電圧」を「あるしきい値電圧 以上の電圧」に訂正する。
- (2) 明細書第5頁第2行の「長い」を「広い」に訂正する。
- (3) 明細書第6頁第3行の「能動領域…正の電圧」を「チャンネル濃度分布、絶縁膜の厚み等から決まるしきい値電圧以上の電圧」に訂正す

-以上